Verilog mode configuration

Joel Grunbaum

2021-12-22 3cfd40ae21dc2f2b7950d0e902002f900501962f

 snippets/org-mode/source-code-expand

@@ -1,8 +1,7 @@
# -*- mode: snippet -*-
# name: Source code expand
# key: <s
# group: code snippets
# --
#+BEGIN_SRC $0
#+END_SRC

# -*- mode: snippet -*-

# name: Source code expand

# key: <s

# group: code snippets

# --

#+BEGIN_SRC $0

#+END_SRC